说明
PCI Express 电气金牌测试要求 v2.0 CBB 连接到受测设备 （DUT）。 CBB 为 1ms 发送 100MHz 信号，以指示下游设备受测 （DUT） 的链路训练和状态机 （LTSSM） 迁移到几个目标合规状态。在这些状态下，DUT 在 Gen1、Gen2（带有 -3.5db deemphasis）和 Gen2（带有 -6db deemphasis）速率发送数据，这些速率可以在该范围中观察到以确认电气信号合规性。CBB 是 DC 与下游接收器耦合的。
当Stratix® IV GX 设备被用作 DUT 时，由于直流与具有不同通用模式级别的 CBB 耦合，Stratix IV GX 接收器将无法接收到用于检测信号所需的通用模式电压 （0.85v）。因此，实施 LTSSM 的FPGA结构中的逻辑无法过渡到多个逻辑合规状态来完成测试。
解决方法
使用 CBB 进行测试时，使用外部按钮或用户逻辑强制将FPGA结构中实施的 LTSSM 传输到不同的评测合规状态。如果您使用的是Stratix IV GX PCIExpress 硬核 IP 模块，在设计中表明 PCIExpress 编译器生成的包装器文件的测试[5] 端口。 表明此端口会迫使 LTSSM 在硬核 IP 模块中过渡到这些状态。应至少在 16n 和 24ms 以内声明测试英寸[5] 端口。