文章 ID: 000075864 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

在 UniPHY 校准过程中是否可以将数据保留在内存设备中？

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    不，不建议在 UniPHY 校准期间依赖在内存中保留的数据，因为在校准期间不会向外部内存设备发布刷新命令。只有具有校准数据模式的位置才能通过访问这些位置得到刷新。

     

    如果您需要了解 UniPHY 校准中使用的实际地址位置，建议的方法是模拟面向内存 IP 配置的 UniPHY IP 示例设计以及全校准选项。

     

    有关详细信息，请参阅 外部内存接口手册， 章节：

     

    实施和参数化内存 IP （PDF）

     

    仿真内存 IP （PDF） 

     

    功能说明 - UniPHY （PDF）

    相关产品

    本文适用于 13 产品

    Stratix® V GS FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA
    Arria® II GZ FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® III FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。