文章 ID: 000075684 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么IRQ_HPD DisplayPort IP Core 在视频源启动链路培训之前意外地表明？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • DisplayPort* 英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    DisplayPort IP 内核汇聚可能由于接收器噪音而表明其CR_Lock。如果CR_Lock失效，可能会在视频源启动链路训练之前，导致错误IRQ_HPD取消。DisplayPort Source 设备应该忽略这一错误的IRQ_HPD数据，直至链接培训开始。

    相关产品

    本文适用于 4 产品

    Arria® V FPGA 和 SoC FPGA
    英特尔® Arria® 10 FPGA 和 SoC FPGA
    Cyclone® V FPGA 和 SoC FPGA
    Stratix® V FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。