文章 ID: 000075681 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么低延迟 40G/100G 以太网 IP 暂停计时器的一个因素是两个？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 以太网
  • 低延迟 40G 100G 以太网
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® 低延迟 40G 以太网 IP 核出现问题，您看到的暂停计数器增量是预期的两倍。 对于标准流量控制和优先级流量控制模式，您将看到此行为。

    解决方法

    此问题已在英特尔 Quartus® Prime 版本 16.0 软件中解决。

    相关产品

    本文适用于 4 产品

    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    英特尔® Arria® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。