文章 ID: 000075633 内容类型: 故障排除 上次审核日期: 2019 年 03 月 15 日

为什么 英特尔® Cyclone® V 设备的上 PCI* Express 硬核 IP serdes_pll_locked信号不锁定？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于 PCI Express* 英特尔® FPGA IP 的 Cyclone® V 硬核 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 软件有问题，包括 6 个收发器通道和 2 个 PCIe* 硬 IP 的 英特尔® Cyclone® V 设备出现 无法锁定上层 PCIe* 硬 IP serdes_pll_locked信号的问题。更低的 PCIe 硬 IP 没有此问题，并且正在正常工作。

    解决方法

    要解决此问题，在 Quartus 生成的 SOF 文件顶部运行 enable_rx_pma_direct.xml 脚本。

    从以下命令行运行脚本，从此 处下载 .xml 脚本，并从与 Quartus 项目文件 （.qpf） 相同的目录中运行该脚本。

    quartus_asm -e -x enable_rx_pma_direct.xml

     

    相关产品

    本文适用于 1 产品

    Cyclone® V FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。