文章 ID: 000075622 内容类型: 故障排除 上次审核日期: 2018 年 02 月 09 日

当我的 英特尔® Stratix® 10 PCIe* IP 请求第 3 代的速度变更时,为什么定向速度会改变失败?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于 PCI Express* 的 Avalon-ST 英特尔® Stratix® 10 硬核 IP
  • 适用于 PCI Express* 的 Avalon-MM 英特尔® Stratix® 10 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 英特尔® Stratix® 10 PCIe* 硬 IP 出现问题,如果满足以下要求,则在执行 Gen3 的定向速度更改时,可能无法发送电气空闲有序集 (EIOS):

    • 请求对 Gen3 进行定向更改,以及
    • 远端 TX 已在 英特尔® Stratix® 10 PCIe* 硬核 IP 之前进入电气闲置状态

    此问题并不影响初始链接。

    此问题影响所有英特尔® Stratix® 10 GX L-Tile 设备(ES1、ES2、ES3 和生产),所有英特尔® Stratix® 10 个 SX L-Tile 设备 (ES1 和生产),英特尔® Stratix® 10 GX H-Tile ES 设备 (ES1,ES2)。 英特尔® Stratix®10 GX H-Tile 生产设备不受影响。

     

     

    解决方法

    为了执行速度更改,首先将火车降低到 Gen1 速度,然后再对所需速度进行重新训练。例如,从 Gen3 到 Gen2,首先执行从 Gen3 到 Gen1 的速度更改,然后执行从 Gen1 到 Gen2 的速度更改。

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 18.0 开始修复。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。