文章 ID: 000075616 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 27 日

Error （13381）：alt_vip_cps_alg_core_packer.sv（169） 的 Verilog HDL 错误：部分选择的负值或零大小，但必须使用一个或多个位数

环境

  • 英特尔® Quartus® Prime Pro Edition
  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于Arria® 10 色彩平面定序器 II IP 内核出现问题，在使用多个像素并行使用的参数时，Quartus® Prime Pro 软件版本 16.1 可能会看到上述错误。

    解决方法

    从 Quartus Prime Pro 软件的软件版本 16.1.1 开始修复此问题。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。