文章 ID: 000075604 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我的 UniPHY 外部内存接口工具套件计时?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    当内核出现读取校准 VFIFO 阶段时,DDR2 和 DDR3 SDRAM 设计将挂起外部内存接口 (EMIF) 调试工具套件。Quartus® II 软件版本 11.1 到 11.1SP2 是一个已知问题。调试工具套件最终会出现以下错误消息:

    无法在允许的时间内收到处理器的回复!

    解决方法

    变通方法是增加系统控制台 Tcl 脚本中的超时计数。以下是实施该变通方法的步骤:

    1)在以下目录中打开 nios_phy_111.tcl 文件:

    \quartus\sopc_builder\system_console\lib\emdb

    2) 搜索可变 MAX_PROC_LOOP,并将其更改为 4000,如下所示。该变量指定了调试工具套件等待Nios定序器回音的秒钟数,然后再计时:

          # 我们可以通过睡眠循环等待处理器的最大次数

          可变 MAX_PROC_LOOP 4000

    3) 重新打开调试工具套件,并连接到 Stratix V 设备。连接可能需要几分钟时间,但它应该连接并告知您哪个阶段的校准失败。

    相关产品

    本文适用于 8 产品

    Stratix® V FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。