文章 ID: 000075583 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

热插拔或重置操作后，HDMI 英特尔® FPGA源 IP 为何会遇到间歇性 HDMI 2.1 Tx 链路训练故障？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • HDMI* 英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于使用英特尔® Quartus® Prime Pro 软件的版本 19.4 开始使用英特尔® Arria® 10 设备，以及使用 英特尔® Stratix® 10 设备时英特尔® Quartus® Prime Pro 软件的版本 20.4，HDMI 英特尔® FPGA源 IP 内核可能会在热插拔或重置操作后间歇性地遇到 HDMI 2.1 Tx 链路训练故障。

    这个问题是由于 HDMI 英特尔® FPGA源 IP 内核无法监视和清除目的地 HDMI 汇聚接收器上的 HDMI 2.1 链路训练 FLT_update 状态标志。

    解决方法

    此问题从英特尔® Quartus® Prime Pro Edition 21.1 软件开始修复。

    相关产品

    本文适用于 2 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。