文章 ID: 000075567 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么在 LTSSM=大通道状态下收到修改的合规模式时,英特尔® Arria® 10 PCI* Express HIP 设置模式锁定位?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 面向 PCI Express* 的英特尔® Arria® 10 Cyclone® 10 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    根据 PCIe* 规范,当 PCIe* 根端口或端点的 LTSSM 处于提升合规状态时,当传输数据收到修改的合规模式并锁定到修改的合规模式时,应设置被传输的数据中的模式锁定位。英特尔® Arria® 10 PCIe* 硬核 IP 出现问题,这意味着它绝不锁定修改后的合规模式。英特尔 Arria 10 PCIe* 硬 IP 预期数据模式4A_BC_B5_BC { D10.2,K28.5,D21.5,K28.5 } 成为以下序列之一:

    1. BC_4A_B5_BC { K28.5、D10.2、D21.5、K28.5 }
    2. BC_BC_4A_B5 { K28.5、K28.5、D10.2、D21.5 }
    3. B5_BC_BC_4A { D21.5、K28.5、K28.5、D10.2 }
    4. 4A_B5_BC_BC { D10.2,D21.5,K28.5,K28.5 }

     

    解决方法

    对此勘误,没有解决方法。用户应用程序需要意识到限制并注意此场景。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。