文章 ID: 000075565 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么英特尔® Arria® 10 和英特尔 Cyclone® 10 PCI* Express Gen1 和 Gen2 PIPE PHY 无法正确连接火车？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 面向 PCI Express* 的英特尔® Arria® 10 Cyclone® 10 硬核 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® Quartus® Prime 版本 17.1 和更早的收发器校准代码出现问题，配置为 Gen1 和 Gen2 配置的 英特尔 Arria® 10 和 英特尔 Cyclone® 10 PCIe* PIPE PHY 可能无法正确连接火车并到达 L0 状态。

    解决方法

    从 英特尔 Quartus Prime v17.1.1 开始修复此问题。

     

    相关产品

    本文适用于 4 产品

    英特尔® Arria® 10 GX FPGA
    英特尔® Cyclone® 10 FPGA
    英特尔® Arria® 10 GT FPGA
    英特尔® Arria® 10 SX SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。