文章 ID: 000075517 内容类型: 故障排除 上次审核日期: 2022 年 04 月 05 日

为什么 英特尔® FPGA第 3 代配置中的 PCI Express* P-Tile Avalon®流传输 IP 在 xcvr_reconfig_clk 上的 Gen3 配置中失败设置时间?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于 PCI Express* 的 Avalon-ST 英特尔® Stratix® 10 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 专业版软件版本 21.2 出现问题,Gen3 配置中面向 PCI Express* 的英特尔® FPGA P-Tile Avalon®流式传输 IP 设计示例xcvr_reconfig_clk启用 P-Tile 调试工具套件时的设置时失败。
    违反时序操作不会影响 P-Tile 调试工具包结果。

    解决方法

    有一个补丁可用于修复英特尔® Quartus® Prime 专业版软件 21.2 版的此问题。
    从下面的相应链接下载安装 Patch 0.23

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 21.3 开始修复。

    相关产品

    本文适用于 2 产品

    英特尔® Stratix® 10 DX FPGA
    英特尔® Agilex™ F 系列 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。