文章 ID: 000075460 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在采用 Quartus II v15.0 的三速以太网 IP 内核中会出现暂停时间违规?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 15.0 的一个问题,您可能会看到边缘持有时间违规,尤其是在针对 V、Arria® 10、Cyclone® V 和 Arria® Stratix® V 设备家族的多通道三速以太网 IP Core 设计中。

    解决方法

    要解决此问题,请添加以下 Synopsys 设计限制文件 (.sdc) Fitter 在项目 SDC 文件中的限制。
    如果 { 字符串等于"quartus_sta"$::TimeQuestInfo(名称为ofexcutable)]} {

    set_min_delay -从 [get_keepers {**}] - 到 [get_keepers {**}] 0.0n

    } 其他 {

    set_min_delay -从 [get_keepers {**}]-到 [get_keepers{**}]

    }

     

    *注:如果持续违反保留时间,将""从"0.1n"提高到"0.2n"。

     

    有关其他建议,请参阅《三速以太网 MegaCore 功能用户指南》中的"表 2-2:推荐 Quartus II 引脚分配"。


    对于启用了 IEEE 1588v2 功能的 TSE IP,并Arria V 设备产品家族的目标,除上述变通办法外,请应用以下补丁:
    请从以下链接下载合适的 Quartus® II 软件版本 15.0 补丁 0.14:

     


     

    计划在 Quartus® II 软件的未来版本中修复。

    相关产品

    本文适用于 18 产品

    英特尔® Arria® 10 GX FPGA
    Arria® V GX FPGA
    Cyclone® V GT FPGA
    Arria® V GT FPGA
    英特尔® Arria® 10 SX SoC FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    英特尔® Arria® 10 GT FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。