文章 ID: 000075389 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么我的Cyclone® 10 GX PCIe 硬 IP 链路宽度下限?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 面向 PCI Express* 的英特尔® Arria® 10 Cyclone® 10 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    当英特尔® Cyclone® 10 GX PCIe 硬 IP 内核在 小区.配置状态下接收 TS2 训练序列时,无法保证自动通道极性反转。该链路可能训练到小于预期的链路宽度,或可能无法成功训练。这可能会影响具有任何 PCIe 速度和宽度的配置。

    当Cyclone 10 GX PCIe 硬核 IP 在小区.Active 状态下接收 TS1 训练序列时,支持自动通道极性反转。

    解决方法

    对于控制 PCIe 链路两端的封闭系统,设计主板时不会在 Cyclone 10 GX PCIe Hard IP 与链路伙伴之间发生通道极性。如果主板设计已通过通道极性反转完成,请使用 Quartus® Prime 17.1 或更高版本中的 自动通道极性反转软 IP。

    对于无法控制 PCIe 链路两端的开放系统,请使用 Quartus® Prime 17.1 或更高版本的"自动通道极地反向软 IP 变通办法"。该软 IP 不支持 Gen1x1 Cyclone 10 GX PCIe 硬核 IP 配置、通过协议配置或自主硬 IP 模式。

    相关产品

    本文适用于 1 产品

    英特尔® Cyclone® 10 GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。