关键问题
当英特尔® Arria® 10 PCIe* 硬核 IP 内核在 这些(应用体集.配置状态)期间接收 TS2 训练序列时,无法保证自动通道极性反转。该链路可能训练到小于预期的链路宽度,或可能无法成功训练。例如,PCIe x8 链路可能被训练到 x4。这可能会影响具有任何 PCIe 速度和宽度的配置。
当Arria 10 PCIe 硬核 IP 在 小星.活动状态下接收 TS1 训练序列时,支持自动通道极性反转。
对于控制 PCIe 链路两端的封闭系统,设计主板时不会在 Arria 10 PCIe Hard IP 与链路伙伴之间发生通道极性。如果电路板设计已经以通道极性反转性完成,则通过 mySupport 提交服务请求,以获取进一步说明。
对于不控制 PCIe 链路两端的开放式系统,Quartus® Prime 软件的未来版本中有一个通道极性反转软 IP 变通方法选项。如果更早需要,请通过 mySupport 提交服务请求。此软 IP 不支持 Gen1x1 Arria 10 PCIe 硬核 IP 配置、通过协议配置或自主硬核 IP 模式。