文章 ID: 000075373 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么使用 ModelSim SE 版本 10.5c 时，Stratix 10 JESD204B IP 示例设计的模拟失败？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • JESD204B 英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 英特尔® Quartus® Prime 软件版本 17.1.1 或更早版本中生成的 英特尔® Stratix® 10 JESD204B 示例设计仿真时，在仿真 1ps usng ModelSim SE 版本 10.5c 时可能会失灵。

    解决方法

    为解决此问题，从 vsim 命令行中删除 1ps 分辨率，方法是从 modelsim do 文件msim_setup.tcl中从 vsim 命令中删除"-t ps"。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。