文章 ID: 000075281 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

使用 Stratix V 收发器设备时,我能将 Interlaken 100G IP 的收发器通道位置交织在一起吗?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

可以,在以下限制范围内使用Stratix® V 收发器设备时,可以交织 Interlaken 100G IP 的收发器通道布局。

解决方法

实施 x12 通道时,IP 内实例化了两个 x6 通道收发器 PHY。同样,在实施 x24 通道 100G Interlaken IP 时,IP 内会实例化 4 个 x6 通道收发器 PHY。

只要确保每个逻辑组的 6 个通道保持在一个物理收发器模块中,就可以交织收发器通道放置。

例如,以下 x12 通道布局将不合法,因为将逻辑通道 2 放置在收发器模块 1 中,但将通道 0-1 和 3-5 放置在收发器模块 0 中。同样, 逻辑通道 11 被放置在收发器模块 0 中, 但将通道 6-10 放置在收发器模块 1 中。

收发器模块 1

GXB_[Tx,Rx]_[L,R][11] = 逻辑通道 2
GXB_[Tx,Rx]_[L,R][10] = 逻辑通道 8
GXB_[Tx,Rx]_[L,R][9] = 逻辑通道 9
GXB_[Tx,Rx]_[L,R][8] = 逻辑通道 10
GXB_[Tx,Rx]_[L,R][7] = 逻辑通道 6
GXB_[Tx,Rx]_[L,R][6] = 逻辑通道 7

收发器模块 0

GXB_[Tx,Rx]_[L,R][5] = 逻辑通道 5
GXB_[Tx,Rx]_[L,R][4] = 逻辑通道 11
GXB_[Tx,Rx]_[L,R][3] = 逻辑通道 3
GXB_[Tx,Rx]_[L,R][2] = 逻辑通道 4
GXB_[Tx,Rx]_[L,R][1] = 逻辑通道 0
GXB_[Tx,Rx]_[L,R][0] = 逻辑通道 1

这是一个合法的 x12 通道交叉存取通道布局,因为逻辑通道 0-5 全部驻地在收发器模块 0 中,而逻辑通道 6-11 都驻地在收发器模块 1 中。

收发器模块 1

GXB_[Tx,Rx]_[L,R][11] = 逻辑通道 11
GXB_[Tx,Rx]_[L,R][10] = 逻辑通道 8
GXB_[Tx,Rx]_[L,R][9] = 逻辑通道 9
GXB_[Tx,Rx]_[L,R][8] = 逻辑通道 10
GXB_[Tx,Rx]_[L,R][7] = 逻辑通道 6
GXB_[Tx,Rx]_[L,R][6] = 逻辑通道 7

收发器模块 0

GXB_[Tx,Rx]_[L,R][5] = 逻辑通道 5
GXB_[Tx,Rx]_[L,R][4] = 逻辑通道 2
GXB_[Tx,Rx]_[L,R][3] = 逻辑通道 3
GXB_[Tx,Rx]_[L,R][2] = 逻辑通道 4
GXB_[Tx,Rx]_[L,R][1] = 逻辑通道 0
GXB_[Tx,Rx]_[L,R][0] = 逻辑通道 1

相关产品

本文适用于 4 产品

Stratix® V FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。