文章 ID: 000075258 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么 fitter 忽略基于 UniPHY 的 QDRII 控制器的同步器标识分配?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在您的设计中使用 UniPHY 构建 QDRII 控制器时,您可能会在 Fitter 报告中的"忽略分配"部分遇到以下报告。

名称:同步器标识
忽略实体:qdrii_ctl_read_datapath
忽略值:FORCED_IF_ASYNCHRONOUS
忽略来源:编译器或 HDL 分配

受此影响,是因为在合成过程中忽略 HDL Assginment。
您应在分析和合成设置中启用时序驱动合成,以删除此报告。

相关产品

本文适用于 3 产品

Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。