关键问题
Quartus® II 软件不执行时序分析 Cyclone IV GX × 变体中的 FPGA 结构;因, 变体 如果无法识别故障时序分析。
此问题影响 Cyclone IV GX 设备中的×个变体。
您可以手动创建所需的时钟限制。 提供方程式 为了此限制。在此方程is 8.000 对一个 125 MHz 应用时钟和 16 个 62.5 MHz 应用时钟。
# create_clock -name {core_clk_out} -period
-waveform { 0.000 8.000 } [get_nets {*altpcie_hip_pipen1b_inst
| core_clk_out~clkctrl}] |
此问题在 Quartus II 软件的版本 10.1 中修复。