说明
Stratix®和Cyclone®系列设备中的 I/O 元素 （I O） 寄存器包含一个同步清除 （sclr） 信号，但是 Quartus® II 软件中没有使用此 sclr 信号的选择。例如，当您将快速输出寄存器逻辑选项应用到输出寄存器时，Quartus II 软件将此寄存器放置到 IOE 中，但未使用 IOE 寄存器的 sclr 信号。 Quartus® II 软件使用逻辑元件 （LE） 来实现与清除信号和数据信号上的 AND-gate 的同步清除功能。
要利用同步清除信号，在设计中实例化 DFFEAS 基元，并适当连接 sclr 信号，如下例所示：
module dff_with_sclr_packable_in_io (input d, clk, sclr, output q);
dffeas my_packable_dff (.d(d), .clk(clk), .sclr(sclr), .q(q));
endmodule
默认情况下，此寄存器被放置在设备的核心中，但是如果您应用快速输入寄存器或快速输出寄存器分配，寄存器已打包到 I/O 元素中，并使用 sclr 专用硬件。
有关 DFFEAS 等低级别基元的更多信息，请参阅《使用低层基元设计用户指南》（PDF）。