文章 ID: 000075157 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 29 日

Error: Pin 与 I/O 组不兼容。Pin 使用 I/O 标准<i standard="">,其 VCCIO 要求与该银行的 VCCIO 设置或其他使用 VCCIO 的引脚不兼容<voltage>。</voltage> </i>

环境

  • I O
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如果您将差分时钟输入到Stratix® III 设备的列 I/O 组中,Quartus® II 软件版本 7.1 SP1 或 7.2 可能会在执行 I/O 分配分析或使用 实时 I/O 检查功能时错误地生成此消息。

    Stratix III 设备中,列 I/O 组中的任何差分时钟输入与 VCCIO 电压无关;差分时钟输入缓冲区的电源VCC_CLKIN。例如,无论该组的 VCCIO 设置如何,您都可以将 LVDS 时钟输入分配给 I/O 组。

    有补丁可用于修复此问题。使用 mySupport 要在 Windows 或 Linux 上为 Quartus II 软件版本 7.1 SP1 请求补丁编号 1.32,或在 Windows 上为 Quartus II 软件版本 7.2 请求补丁编号 0.11。这一不正确的消息还将修复在 Quartus II 软件的未来版本中。

    相关产品

    本文适用于 1 产品

    Stratix® III FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。