文章 ID: 000075135 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我的Stratix V PCI Express Gen1/2 链路无法正确训练?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于Stratix® V PCI Express® 硬核 IP 内核中面向 Gen1 和 Gen2 设计的 PMA 设置不理想,您的 PCI Express 链路可能无法正确训练到 L0 状态,而是可以观察 LTSSM 在 0、1、2、4、0、1、2、4 之间切换......

    解决方法

    这个问题已在 Quartus® II 软件版本 12.0 DP2 和更高版本中修复。 有关安装设备补丁 (DP) 的说明,请参阅以下链接:

    http://www.altera.com/support/kdb/solutions/rd06202012_726.html

    相关产品

    本文适用于 2 产品

    Stratix® V GX FPGA
    Stratix® V GT FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。