说明
由于 Quartus® II 软件版本 12.1 出现问题，您在使用 IRQ Clock Crosser Logic 的 Qsys 生成系统时可能会看到此错误。
解决方法
要解决此问题，请执行以下步骤：
-
在文本编辑器的 Quartus II 安装目录中打开 altera_irq_clock_crosser_hw.tcl 文件：
\ip\altera\merlin\altera_irq_clock_crosser -
删除行："set_module_property SIMULATION_MODEL_IN_VERILOG真实"
-
添加行："add_file altera_irq_clock_crosser.sv {SYNTHESIS SIMULATION}"
-
保存文件并重新生成 Qsys 系统
Quartus® II 软件 13.0 版和更高版本解决了此问题。