文章 ID: 000075043 内容类型: 故障排除 上次审核日期: 2020 年 03 月 09 日

为什么在使用英特尔® Arria® 10 和 英特尔® Cyclone® 10 GX 设备时，我的输入延迟链分配无法正确反映在时序分析器中？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 通用组件
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    要确保用户为 I/O 分配的输入延迟链设置反映在时序分析器中，请按照 分辨率 部分中的这些步骤操作。

    解决方法

    为英特尔® Arria® 10 和 英特尔® Cyclone® 10 GX 设备中的相应引脚启用快速输入寄存器。

    相关产品

    本文适用于 2 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA
    英特尔® Cyclone® 10 GX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。