说明
在生成具有时钟定义的Altera® UniPHY 外部内存接口 IP 时，您可能会在 Quartus® II 12.0SP2 中的 MegaWi® 消息窗口中看到此错误，这些 IP 导致时钟周期的非整数值（以 ps 为 ps）。 内存 IP 执行以下检查：
设置period_ps [expr10^6/]
如果 （[expr int（*2）] == [expr int（）*2]）
如果情况不正确，则可在 MegaWi此d 消息窗口中报告错误。 例如，在使用 375MHz 时钟时，int （*2） 为 5333ps，而 int（）*2 为 5334ps。
解决方法
选择一个 PLL 参考时钟频率，该时钟的周期为整数 ps。
这个问题已在 Quartus® II 12.1 中解决