在 Qsys 中实例化面向 PCI Express® 内核的 IP 编译器时,即使内核已正确配置和连接,也可以显示以下警告:
警告:System.pcie_hard_ip_0.pcie_hard_ip_0:涉及:com.altera.sopcmodel.components.tclmodule.LiveModule "pcie_internal_hip"
警告:System.pcie_hard_ip_0.pcie_hard_ip_0:模块依赖环,涉及:com.altera.sopcmodel.components.tclmodule.LiveModule.LiveModule "avalon_clk",com.altera.sopcmodel.components.tclmodule.LiveModule "pcie_internal_hip"
警告:System.pcie_hard_ip_0.pcie_internal_hip:pcie_internal_hip.pcie_core_clk 不能既连接又不能导出
警告:System.pcie_hard_ip_0.pcie_internal_hip:pcie_internal_hip.rc_rx_analogreset 必须导出,或连接到匹配的管道。
用户可以忽略这些警告。这个问题将在 Qsys 工具的未来发行版中解决。