说明
当您将c_sd_n_0 端口绑到 RTL 中的逻辑"1"或"0"时，您可能会看到 eSRAM 英特尔® Stratix® 10 FPGA IP 的"零"读取数据。
解决方法
要解决此问题，请将来自用户逻辑的信号连接到 c_sd_n_0 端口。
此问题计划在 英特尔 Quartus® Prime Pro 软件的未来发行版中修复。