说明
首先使用内部 PLL 编译示例 ALTLVDS_RX设计，或者ALTLVDS_TX，您可以在外部 PLL 模式下使用ALTLVDS_RX和ALTLVDS_TX，确定所需时钟的相移和占位周期。使用 Quartus® II 软件使用的设置，将示例设计中的内部 PLL 配置为您在外部 PLL 中输入的设置。
要在 Fitter 报告中检查 PLL 设置，展开 Resource 部分，然后展开PLL 使用。报告显示了ALTLVDS_RX和ALTLVDS_TX接口每个必需时钟的占位周期、相移和时钟频率。然后，您可以将这些参数用于设计中的外部 PLL 设置。