文章 ID: 000074628 内容类型: 故障排除 上次审核日期: 2019 年 03 月 15 日

为什么并行闪存加载器 II 英特尔® FPGA IP英特尔® Stratix® 10 设备配置?

环境

  • 英特尔® Quartus® Prime 设计软件
  • MicroBlaster™ 快速被动并行软件驱动程序
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    Paraller Flash Loader II 英特尔® FPGA IP (PFLII IP) 将首先检查 CONF_DONE 是否较低。如果 IP 已经高,则不会继续配置。因此,PFLII IP 无法配置 英特尔® Stratix® 10 个设备。

    解决方法

    检查 CONF_DONE 是否已作为 CONF_DONE 取出,并且不再需要将 INIT_DONE提取到 VCCIO_SDM

    请注意, SDMIO_0 SDM_16 最初已拉下。因此,通过上拉和内部下拉电阻器达到中间电压级别,可能会在使用 PFLII IP 时导致配置故障。

    PFLII IP 监视器 CONF_DONE 低信号作为操作启动状态。此要求已更改 英特尔® Stratix® 10 个设备。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。