文章 ID: 000074590 内容类型: 故障排除 上次审核日期: 2014 年 12 月 30 日

将 DDR3 或 DDR2 SDRAM 硬核内存控制器用于 UniPHY 时,为什么会在硬件中看到 DQS 写入前导码 (tWPRE) 违规?

环境

  • 英特尔® Quartus® II 订阅版
  • 外部内存接口调试组件英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件中存在一个问题,当将硬核内存控制器与 UniPHY 配合使用时,在用示波器探测信号时可能会观察到 tWPRE 时序违规。出现这个问题的原因是,并行终端电路 (读取 OCT) 没有足够早地切换到串联终端模式以防止 DQS 写入前导码的静噪。

    解决方法

    此问题不影响硬件操作。请联系英特尔® IPS 支持部门了解更多详细信息。

    相关产品

    本文适用于 9 产品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V GZ FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。