说明
为了最大限度减少输出时钟抖动，不得使用全局或区域时钟网络通过内核路由 ALTMEMPHY PLL 的参考输入时钟引脚。
对 PLL 的参考输入时钟信号必须由位于 PLL 旁边的专用时钟输入引脚或来自相邻 PLL 的时钟输出信号驱动。
只有当与特定 PLL 相关联的专用时钟输入引脚用作时钟源时，输入和输出延迟才得到完全补偿。
如果 PLL 的时钟源不是特定 PLL 的专用时钟引脚，则抖动会增大，时序余量将受到影响，并且设计可能需要额外的全局或区域时钟。
因此， 专用 PLL 输入时钟引脚对于 ALTMEMPHY PLL 的时钟源进行了强力调用。
如果参考时钟从另一个 PLL 级联，则上游 PLL 必须以 无补偿 模式和 低带宽 模式进行配置。