文章 ID: 000074551 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

警告 (*): 忽略过滤器:sv_reconfig_pma_testbus_clk无法与时钟匹配

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 12.0sp2 及更早版本出现问题,如果您的设计具有多个Altera®收发器重新配置控制器,则在安装时(位置和路由)时可能会看到此警告。

    解决方法

    为解决此问题,为每个因"sv_reconfig_pma_testbus_clk"而忽略的收发器重新配置控制器添加新的"create_generated_clock"限制。应将新限制添加到用户 SDC 文件中。以下是命名为INST_AINST_B的两个重新配置控制器的示例。

    create_generated_clock 名 sv_reconfig_pma_testbus_clk_A源 [get_pins-compatibility_mode -no_duplicates INST_A*|basic|s5|reg_init[0]|clk] -divide_by 1 [get_registers INST_A*sv_xcvr_reconfig_basic:s5|*alt_xcvr_arbiter:pif*|*grant*]

    create_generated_clock - name sv_reconfig_pma_testbus_clk_B源 [get_pins -compatibility_mode -no_duplicates INST_B*|basic|s5|reg_init[0]|clk] -divide_by 1 [get_registers INST_B*sv_xcvr_reconfig_basic:s5|*alt_xcvr_arbiter:pif*|*grant*]

    此问题计划在 Quartus II 软件的未来版本中解决。

    相关产品

    本文适用于 2 产品

    Stratix® V GS FPGA
    Stratix® IV GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。