文章 ID: 000074478 内容类型: 错误讯息 上次审核日期: 2014 年 01 月 10 日

Error （177020）：未将 PLL 参考时钟放置在可达到分数 PLL 的专用输入引脚中

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    如果您将输入时钟信号分配到专用时钟引脚位置并进行全局时钟 （GCLK） 分配到此时钟，您可能会收到此错误消息。

    解决方法

    如果从输入时钟引脚到 PLL 的路由不专用并使用 GCLK 网络，则需要在输入时钟引脚和 PLL 之间添加 ALTCLKCTRL mega 功能，以在设计中实现成功的拟合。

    不建议使用从输入时钟引脚到 PLL 的非专用路由，预计会出现此错误消息。原因是这可能会带来抖动，而 TimeQuest 不会提供准确的补偿延迟图。

    英特尔® Quartus®软件 13.1 版解决了此问题

    相关产品

    本文适用于 5 产品

    Arria® V SX SoC FPGA
    Arria® V FPGA 和 SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。