当您对基于 UniPHY 的 DDR3 IP 进行参数并模拟其自动生成的示例设计 i 时,您可能会看到模拟故障。f 已遵循以下步骤:
1) 在 MegaWilaked PHY 设置中启用"高级时钟相控"
2) 在"额外的 CK/CK# 相"中将值设置为非零
3) 禁用"高级时钟相控"
4) 生成 IP 和示例设计
\'高级时钟相控\'不用于模拟,但它用于补偿不同的主板偏差。
您需要清除值到零,然后重新生成您的 IP 和示例设计。
当您对基于 UniPHY 的 DDR3 IP 进行参数并模拟其自动生成的示例设计 i 时,您可能会看到模拟故障。f 已遵循以下步骤:
1) 在 MegaWilaked PHY 设置中启用"高级时钟相控"
2) 在"额外的 CK/CK# 相"中将值设置为非零
3) 禁用"高级时钟相控"
4) 生成 IP 和示例设计
\'高级时钟相控\'不用于模拟,但它用于补偿不同的主板偏差。
您需要清除值到零,然后重新生成您的 IP 和示例设计。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。