模拟 eSRAM 英特尔® Stratix® 10 FPGA IP 时,您可能会看到错误的读取延迟,因为 IP 实例化了门模型 CPA 块进行模拟,这可能会导致 PHY 接口的抓握违规。
要在模拟中解决此问题,执行以下操作。
1. 打开 IP_generated_dir/esram__esram_191_
2. 搜索 defparam fourteennm_cpa_component.pa_sim_mode = "long";
3. 更改为 defparam fourteennm_cpa_component.pa_sim_mode = "短";
此问题从英特尔® Quartus® Prime Pro Edition 软件版本 20.1 开始修复。