文章 ID: 000074378 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么在模拟 eSRAM 英特尔® Stratix® 10 FPGA IP 时,会看到错误的读取延迟?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    模拟 eSRAM 英特尔® Stratix® 10 FPGA IP 时,您可能会看到错误的读取延迟,因为 IP 实例化了门模型 CPA 块进行模拟,这可能会导致 PHY 接口的抓握违规。

    解决方法

     

    要在模拟中解决此问题,执行以下操作。

    1. 打开 IP_generated_dir/esram__esram_191_

    2. 搜索 defparam fourteennm_cpa_component.pa_sim_mode = "long";

    3. 更改为 defparam fourteennm_cpa_component.pa_sim_mode = "短";

     

    此问题从英特尔® Quartus® Prime Pro Edition 软件版本 20.1 开始修复。

    相关产品

    本文适用于 2 产品

    英特尔® Stratix® 10 MX FPGA
    英特尔® Stratix® 10 TX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。