文章 ID: 000074207 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

如何在 Stratix V、Arria V 和 Cyclone V 收发器设备上禁用预 CDR 或 CDR 后反向串行环回？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

通过将 0 写入预 CDR 或后 CDR 反向串行环回寄存器，或在 Stratix® V、Arria® V 和 Cyclone® V 收发器寄存器寄存器上，可以禁用预 CDR 或 CDR 后反向串行环回 PMA 偏移寄存器来禁用。

相关产品

本文适用于 12 产品

Stratix® V GX FPGA
Cyclone® V SX SoC FPGA
Stratix® V FPGA
Cyclone® V GT FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V GX FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。