说明
当您使用基于 Nios II 的定序器生成 RLDRAM II 控制器时，MegaWi™将生成具有 2 位宽信号的顶级 IP 模块 reserved_mem_reserved_pins_for_dk_group 。
该信号不提供功能目的，但需要允许将 dk 引脚分配到 DQ 组。在基于 Nios II 的定序器实例化中，dk 引脚必须存在于 DQ 组中，才能访问校准所需的硬件。
您需要带来 reserved_mem_reserved_pins_for_dk_group signal up to the top level and connect it to a DQ pin in a x4 DQS group but there is no need to connect it to anything external to the FPGA as these pins serve no purpose.
解决方法
reserved_mem_reserved_pins_for_dk_group信号从 Quartus® II 软件版本 11.1 开始删除。