文章 ID: 000074124 内容类型: 故障排除 上次审核日期: 2019 年 06 月 14 日

为什么在模拟中观察级联 IOPLL IP 输出的不正确的频率？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • IOPLL 英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在模拟英特尔® Arria® 10、英特尔 Cyclone 10 GX 和 英特尔® Stratix® 10 设备的级联 IOPLL IP 时，®您可能会看到错误的频率或行为。

    这是由于默认情况下从 IOPLL IP 生成的简单模拟模型中出现一个错误。

    解决方法

    要实现此功能，在 IOPLL IP 生成之前，在物理 PLL 设置中启用 PLL 自动重置选项。这样就可以实现不受此问题影响的高级模拟模型。

    这个问题英特尔® Quartus® Prime 软件 22.1 版中得以解决

    相关产品

    本文适用于 3 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA
    英特尔® Cyclone® 10 GX FPGA
    英特尔® Arria® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。