说明
在使用 Quartus ALTLVDS_RX® II 软件版本 10.0 SP1 编译 VHDL 变体文件并在 LE 模式下实施 SERDES 时，您可能会看到此警告。根据您在 ALTLVDS_RX MegaWi™ 插件管理器中的选择， rx_outclock 可以将端口声明为 STD_LOGIC_VECTOR (0 DOWNTO 0) 非简单地 STD_LOGIC 声明。
如果您切换 "rx_outclock"使用的时钟资源是什么 ？设置，可能会触发此问题。
要解决此问题， 编辑 ALTLVDS_RX变体文件。有四个位置需要编辑：
- 在本
ENTITY PORT节中，OUT STD_LOGIC_VECTOR (0 DOWNTO 0)将文本替换为文本OUT STD_LOGIC。 - 在本
COMPONENT PORT节中，OUT STD_LOGIC_VECTOR (0 DOWNTO 0)将文本替换为文本OUT STD_LOGIC。 - 然后
BEGIN，找到将信号映射到rx_outclock并移除文本的(0 DOWNTO 0)sub_wire。 - 在
ARCHITECTURE之前的章节COMPONENT中，找到前一步中使用的sub_wire，然后STD_LOGIC_VECTOR (0 DOWNTO 0)用文本替换文本STD_LOGIC。
此问题计划在 Quartus II 软件的未来版本中解决。