文章 ID: 000074027 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

错误:18496 输出 <name> 在引脚位置 <name> (pad_<number>) 太靠近 PLL 时钟输入引脚 (<name>)在引脚位置 <name> (pad_<number>)</number></name></name></number></name></name>

环境

  • 英特尔® Quartus® Prime 标准版
  • Windows

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime 软件版本 16.0 及更早版本出现问题,当MAX® 10 E144 封装设计在 Windows 操作系统上编译并具备以下条件时,您可能会看到此 fitter 错误:

    1. 连接 PLL 信号(非 PLL 输入时钟信号)至 PLL 输入时钟引脚

    2. 连接 PLL 信号(非 PLL 输入时钟信号)的 PLL 输入时钟引脚旁分配的输出引脚

    解决方法

    Quartus® Prime 标准版软件版本 16.1 中提供修补程序来修复此问题。从下面的相应链接下载并安装补丁 0.01cb。请务必阅读自述文件以了解更多信息。

     

    下载适用于 Windows 的 Quartus Prime 标准版软件版本 16.1 补丁 0.01cb (.exe)

    下载 Quartus Prime 标准版软件版本 16.1 补丁 0.01cb 自述文件 (.txt)

     

    Quartus Prime 标准版软件版本 16.1 Update 2 解决了此问题。

    相关产品

    本文适用于 1 产品

    英特尔® MAX® 10 FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。