文章 ID: 000074014 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么我的 MAX 10 PLL 输出中的时钟相不正确?

环境

  • 英特尔® Quartus® Prime 标准版
  • PLL 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime 标准版软件版本 16.0 出现问题,具有相移设置的 Max® 10 ALTPLL IP 将在 TimeQuest 时序分析器时钟报告中显示不正确的值。

    解决方法

    这个问题已在 Quartus Prime 标准版软件版本 16.0 Update 2 中解决。

    相关产品

    本文适用于 1 产品

    英特尔® MAX® 10 FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。