关键问题
由于 PLL VCO 设置限制,使用四分之一速率模式时,面向并行接口的 PHY Lite 英特尔® Arria® 10 FPGA IP 不支持 137.5MHz 到 149.9MHz 的频率范围。
没有解决此问题的变通办法。
关键问题
由于 PLL VCO 设置限制,使用四分之一速率模式时,面向并行接口的 PHY Lite 英特尔® Arria® 10 FPGA IP 不支持 137.5MHz 到 149.9MHz 的频率范围。
没有解决此问题的变通办法。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。