文章 ID: 000073802 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Stratix II GX 和 Arria GX 设计中的错误cmu_pll_inclock_period

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    对于使用高速收发器的 RapidIO 变体 Stratix II GX 或 Arria GX 设备上,收发器 cmu_pll_inclock_period 值 设置错误。

    针对受影响的配置,模拟和编译失败。

    解决方法

    在文件RapidIO 实例名称>_riophy_gxb.v, 在信号分配中 alt2gxb_component.cmu_pll_inclock_period , 分配值 106/ pll_inclk 频率> 代替不正确的值。

    要将更改传播到 IP 功能模拟模型, 与命令重新生成模型 quartus_map 。 请参阅勘误解决方法 "演示测试台可能会因为某些 RapidIO 变体而失败" 适当的命令行选项。

    此问题将在 RapidIO 的将来版本中修复 MegaCore 功能。

    相关产品

    本文适用于 2 产品

    Stratix® II FPGA
    Arria® GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。