文章 ID: 000073759 内容类型: 故障排除 上次审核日期: 2014 年 04 月 14 日

为什么英特尔® Quartus® II 软件错误地显示关键警告:使用具有初步时序模型和限制的 Quartus® II v13.1 在核心hps_sdram_p0执行时序分析。?

环境

  • 英特尔® Quartus® II 软件
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 13.1 Update 3 及更高版本出现问题,编译Cyclone® V SoC HPS 设计时,您可能会看到以下关键警告。

    关键警告:使用初步时序模型和限制的 Quartus II v13.1 在核心hps_sdram_p0上执行时序分析。您必须在未来版本的 Quartus II 中重新生成此 IP,以更新时序限制以适配时序模式

    计时模型是 ACDS 13.1 更新版本说明中列出的Cyclone® V SoC 设备的最终计时模型:

    Altera完整的设计套件版本 13.1 更新版本说明

    解决方法

    忽略这一关键警告是安全的。

    相关产品

    本文适用于 3 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。