文章 ID: 000073756 内容类型: 故障排除 上次审核日期: 2013 年 10 月 10 日

当 UniPHY 控制器以仅 PHY 选项生成时，为什么示例设计仿真会失败？

环境

  • 英特尔® Quartus® II 软件
  • 带有 UniPHY 英特尔® FPGA IP 的 DDR3 SDRAM 控制器
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在仿真仅带 PHY 选项的 UniPHY 控制器的示例设计时，控制器*_e0_c0实例中的某些端口未连接，导致仿真失败。

    解决方法

    解决方法是在 *_e0_example_sim_e0_c0 文件的 * 实例中将所有未连接的输入端口绑定为零。

    该问题已在 Quartus® II 软件 13.1 版本中修复。

    相关产品

    本文适用于 20 产品

    Stratix® IV E FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。