文章 ID: 000073709 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我会出现与 INTERQUAD_TXRX_CLK、SPINE_CLOCK 或时钟控制模块相关的"以下节点使用相同的资源"错误?

环境

  • 时钟
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    当设计在基本 (PMA-direct) 或确定性模式下同时使用 GXB 收发器通道和软 CDR 模式下的 LVDS 通道时,您可能会看到这样的错误。

    这些错误与 GXB 收发器通道和 LVDS 通道之间的 PCLK 时钟网络资源共享冲突有关。

    以下变通方法可能会有所帮助:

    1. 在 分配编辑器 中关闭收发器接口时钟全局信号分配。这将迫使收发器时钟利用其他时钟资源。扇出大的时钟可能难以满足时序要求。您可以尝试在扇出小的时钟上进行此分配,以避免这种时序问题。

    2. 修改受影响的收发器通道或 LVDS 通道的位置布局。

    如果无法解决问题,您可以按 http://mySupport.altera.com

    相关产品

    本文适用于 1 产品

    Stratix® IV GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。