文章 ID: 000073704 内容类型: 故障排除 上次审核日期: 2015 年 02 月 12 日

为什么不能在Cyclone® V SoC UART 上强制设置奇偶？

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    Arria® V 和 Cyclone® V SoC UART 不提供强制平等的灵活性。因此，UART lcr 寄存器文档中的位 5 变灰，如保留。

    解决方法

    英特尔没有计划为Cyclone V SoC 设备产品家族支持此功能，但英特尔® Arria® 10 FPGAs提供。

     

    相关产品

    本文适用于 5 产品

    英特尔® Arria® 10 SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Arria® V ST SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。