电源调节
DC-DC 电压转换器通常用于将非稳压源转换为稳压电源。非稳压源可以是整流后的线电压,由于幅值的变化而表现出波动性。尽管有波动的输入电压源和可变的输出负载,稳压电源仍能在所需水平上提供平均的输出电压(3.3 V、2.5 V 等)。在选择采用稳压电源解决方案时,需要考虑的因素包括:
- 可用的源输入电压
- 所需的电源输出电压幅值
- 能够对输出电压进行降压或升压,或两者兼备
- DC-DC 转换器的效率(输出/输入)
- 输出电压波纹
- 输出负载瞬态响应
- 解决方案的复杂度(一个 IC 解决方案、# 无源元件、控制器和外部 FET)
- 开关频率(用于开关模式稳压器)
以下部分介绍了几种不同的稳压器。
线性稳压器
线性稳压器通常用于降压(输出电源电压低于输入源电压)应用。在使用外部偏置电阻时,线性稳压器也可用在固定输出电压或可变输出电压中。
线性稳压器的优点是实施简单、零件最少(固定输出下只有 IC)和低输出波纹线性稳压器的主要缺点是效率低。在线性稳压器 IC 内大量功耗被耗散,因为转换器不断开启并传导电流。当输入源电压和输出电源电压之间的差异最小,且转换器效率不重要时,应使用线性稳压器。
开关稳压器
开关稳压器通常用于升压和降压,与线性稳压器的不同点在于脉宽调制(PWM)的实施。开关稳压器通过使用具有恒定频率和可变占空比的电源开关(IC 稳压器内部或外部)来控制输出电压。开关频率一般从几千赫到几十万赫。开关占空比决定了输出电源电压增加或减少的程度和速度,取决于负载状态和输入源电压。一些开关稳压器同时利用可变开关频率和占空比,但这些不常用于 FPGA/CPLD 应用。
开关稳压器的明显优势在于效率,因为当输出电源电压足以满足负载状态时,电源路径(FET 开关)里耗散的功耗最小。从本质上讲,由于开关占空比最小,电源转换器在不需要电源时就“关闭”了。开关稳压器的缺点是复杂,因为电路板上需要几个外部无源元件。大电流应用需要外部 FET IC,因为 IC 转换器只作为外部 FET 开关的控制逻辑。另一个缺点是输出电压波纹,一般用电源附近和负载处的旁路电容处理。
降压转换器
降压转换器产生一个低于输入源电压的平均输出电压。图1显示了一个使用理想元件的基本降压拓扑。电感器作为输出负载阻抗的电流源。当 FET 开关打开时,电感器电流增加,在电感器上产生一个正压降,且输出电源电压比输入源电压低。当 FET 开关关闭时,电感器电流放电,在电感器上产生一个负压降。因为电感器的一个端口接地,另一个端口的电压水平较高,这就是目标输出电源电压。输出电容作为低通滤波器,减少了由于通过电感器的电流波动而产生的输出电压波纹。在 FET 开关关闭时,二极管为电感器提供了一个电流路径。
图 1.降压转换器。
同步降压转换器
同步降压转换器本质上与降压转换器相同,只是用二极管代理了另一个 FET 开关。顶部 FET 开关的行为与降压转换器在对电感器电流充电时的行为相同。当开关控制关闭时,较低的 FET 开关打开,以便在放电时为电感器提供一个电流路径。虽然需要更多的元件和额外的开关逻辑排序,但这种拓扑通过更快的开关开启时间和相对于二极管更低的 FET 串联电阻(rdson)提高了效率。
图 2.同步降压转换器。
升压转换器
升压转换器产生一个高于输入源电压的平均输出电压。图 3 显示了降压拓扑的变化,其中二极管、FET 开关和电感器被调换。当 FET 开关打开时,二极管被反向偏置,因此将负载与输入源电压隔离,并未电感器电流充电。当 FET 开关关闭时,输出负载从电感器和输入电源电压中获得能量。电感器电流开始放电,在电感器上产生负压降。由于电感器的一个端口由输入电源电压驱动,另一个端口将有更高的电压水平,因此具有升压功能。与降压转换器一样,电容作为一个低通滤波器,减少由于通过电感器的电流波动而产生的输出电压纹波。
图 3.升压转换器。
降压-升压转换器
降压-升压转换器可以从正向输入源电压产生一个负向输出电源电压(即参照输入源电压的公共/接地端口的负值)。与降压转换器类似,上述的拓扑已经调换了二极管和电感器。当 FET 开关打开时,二极管被反向偏置,由于电感器上的正压降而对电感器电流充电。当 FET 开关关闭时,电感器通过公共/接地节点向输出负载提供能量,放出电流,从而在电感器上引起负压降。由于一个电感器端口与公共/接地相连,另一个端口与公共/接地相比处于一个较低的电压水平,因此输出负载上的输出电源电压水平为负值。
图 4.降压-升压转换器。