视频和图像处理套件英特尔® FPGA IP

英特尔® FPGA 视频和图像处理套件提供了一系列英特尔 FPGA 知识产权 (IP) 功能,用于加速自定义视频和图像处理设计的开发。这些英特尔® FPGA IP 功能适用于各种图像处理和显示应用,例如视频监视、广播、视频会议、医疗和军事成像等。

视频和图像处理套件包括一组内核,从简单的构建模块函数(如颜色空间转换)到用于实施可编程多相缩放的复杂视频缩放函数。 

  • 所有 VIP 核均使用开放的、低成本的 Avalon® Streaming (Avalon-ST) 接口标准,因此可以轻松连接
  • 可以使用 VIP 核,通过英特尔® Quartus® Prime 精简版或标准版软件以及相关的 Platform Designer 快速构建自定义视频处理信号链。
  • 可以将视频和图像处理内核与自己的专有 IP 进行组合匹配
  • 可以使用 Platform Designer 自动集成嵌入式处理器和外围设备并生成仲裁逻辑
  • 能够支持 60 帧/秒以上的 8K 视频

视频和图像处理套件英特尔® FPGA IP 功能

英特尔 FPGA IP 功能

描述

2D FIR 滤波器 II对图像数据流使用 3x3、5x5 或 7x7 有限脉冲响应 (FIR) 滤波器,对图像进行平滑或锐化处理。
Alpha 调配混频器和混频器 II混合多个图像流,用于实现文本叠加和画中画混合。
Avalon®-ST 视频监控器捕获视频数据包而不会增加延迟,并连接到跟踪系统 IP 以收集视频跟踪数据。
Avalon-ST 视频流清理器删除并修复不理想的序列和错误情况
存在于传入数据流中以产生符合隐式理想使用模型的输出流。
色度重采样器 II更改图像帧的色度数据的采样率,例如从 4:2:2 更改为 4:4:4,或从 4:2:2 更改为 4:2:0。
剪辑器 II提供一种剪辑视频流的方法,可以在编译时或运行时进行配置。
时钟视频输入 (CVI)、时钟视频输入 II (CVI II)、时钟视频输出 (CVO) 和时钟视频输出 I (CVO II)时钟视频接口 IP 核可将时钟视频格式(例如 BT656、BT1120 和 DVI)转换为 Avalon-ST 视频,反之亦然。
色彩平面定序器 II
更改色彩平面样本在 Avalon-ST 接口上的传输方式。此功能可用于拆分和合并视频流,从而控制色彩平面样本的路由。
色彩空间转换器 II (CSC II)将图像数据在 RGB 等各种不同颜色空间中转换为 YCrCb。
可配置防护带可配置防护带 IP 核将输入视频流中的每个色彩平面与上下限防护带值进行比较。
控制同步器在两个功能之间实时同步对视频流所做的更改。
去隔行器 II使用动态自适应去隔行算法将隔行扫描视频格式转换为逐行扫描视频格式。还支持“bob”和“weave”算法、低角度边缘检测、3:2 Cadence 检测和低延迟。
帧缓冲区 II将视频帧缓冲到外部 RAM 中。该内核支持双缓冲或三缓冲,还有一系列帧丢失和帧重复选项。
帧读取器 II从外部存储器读取视频并将其作为流媒体输出。
伽马校正器 II
允许针对显示设备的物理属性校正视频流。
隔行扫描器 II
丢弃传入渐进帧的一半行,将逐行扫描视频转换为隔行扫描视频。
缩放器 II与视频和图像处理套件中的第一代缩放器相比,基于 HDL 代码的缩放器 II 英特尔 FPGA IP 功能占用的空间更少,同时还提供了更高的性能。缩放器 II 功能全新支持 4:2:2 色度数据采样率,从而进一步减少了所需资源。线性和多相算法都具有全新的边缘自适应算法功能,可以在保持真实感的同时减少模糊度。
交换机 II允许视频流实时交换。
测试模式生成器 II生成包含静止色条的视频流,以用作测试模式。
追踪系统监视从视频监视器捕获的数据,通过 JTAG 或 USB 连接到主机 System Console 进行显示

设计示例和开发套件

教程 1:使用 Altera VIP 和 ALSE AVDB 快速构建视频设计
UDX10 4K60 视频处理参考设计
视频设计教程 2:视频设计基础知识和英特尔 FPGA 视频框架
4K 视频和图像处理

构建视频系统 (ODSP1117)

本培训通过向您展示如何使用英特尔® Quartus® 软件 v13.1 构建典型的视频信号链,介绍了英特尔® FPGA 视频框架的不同元素。您将了解视频处理功能套件(例如,缩放器和去隔行器)和参考设计,后者可作为加速开发的起点。您还会了解进行快速原型设计的开发板和套件。

实施视频系统 (ODSP1118)

本培训介绍了英特尔® FPGA 视频平台和设计流程。本课程重点介绍了各种设计注意事项和调试技术,并讨论了视频和图像处理 IP 的算法局限性。

视频设计框架研讨会 (IDSP230)

在这个基于实验室的视频和图像处理实践研讨会上,您将探索 VIP 框架,了解如何掌握 VIP 设计方法,并通过视频和图像处理实验练习获得一手的直接经验。

这些函数的典型性能和使用数据以及有关 Avalon® 内存映射 (Avalon-MM) 和 Avalon-ST 接口的更多信息,请参阅《视频和图像处理套件用户指南》

基础信息

IP 首次发布年份

2009

支持的最新英特尔® Quartus® 软件版本

18.1

状态

制作

可交付物

客户可交付物包括:

  • 设计文件(加密源代码或后期合成网表)
  • ModelSim*-英特尔® FPGA 版本的模拟模型
  • 时间和/或布局限制
  • 测试平台或设计示例
  • 文档(带修订控制)
  • 自述文件

IP 随附的任何额外客户可交付物

允许最终用户配置 IP 的参数化 GUI

启用了 IP 核,可支持英特尔 FPGA IP 评估模式

源语言

Verilog

Testbench 语言

Verilog

提供软件驱动程序

sw.tcl 文件

驱动程序操作系统 (OS) 支持

不适用

实现

用户界面

时钟视频(时钟视频输入、时钟视频输出)、Avalon®-ST(所有其他数据路径)

IP-XACT 元数据

验证

支持的模拟器

ModelSim、VCS、Riviera-PRO、NCSim

经验证的硬件

Arria® II GX/GZ、Arria® V、英特尔® Arria® 10、Cyclone® IV ES/GX、Cyclone® V、英特尔® Cyclone® 10、英特尔® MAX® 10、Stratix® IV、Stratix® V

执行了行业标准合规性测试

如果是,哪个测试?

不适用

如果是,使用哪款英特尔 FPGA 设备?

不适用

如果是,执行的日期

不适用

如果否,是否计划?

不适用

互操作性

IP 经过互操作性测试

如果是,使用哪款英特尔 FPGA 设备

英特尔 Arria 10、英特尔 Cyclone 10

可提供互操作性报告

不适用

有关此套英特尔® FPGA IP 功能的技术支持,请访问英特尔® Premier Support

订阅英特尔® FPGA RSS 新闻推送,即时了解最新的英特尔视频和图像处理套件产品。