Serial Lite IV 英特尔® FPGA IP 内核

Serial Lite IV 英特尔® FPGA 知识产权 (IP) 内核适合用于芯片到芯片、板到板和背板应用的高带宽数据通信。

Serial Lite IV 英特尔® FPGA IP 内核

Serial Lite IV IP 内核结合了媒体访问控制 (MAC)、物理编码子层 (PCS) 和物理介质连接 (PMA) 块。该 IP 支持高达每通道 58 Gbps 的数据传输，单个链路中有最多 12 条面向英特尔® Agilex™ 7 F-tile 通用收发器 (FGT) 的 PAM4 通道，且支持每通道最高 116 Gbps，单个链路中有最多 4 条面向英特尔® Agilex™ 7 F-tile 高速收发器 (FHT) 的 PAM4 通道，或者支持每通道 28 Gbps，最多有 16 条面向 FGT 的不归零 (NRZ) 通道，以及支持每通道 58 Gbps，最多有 4 条面向 FHT 的 NRZ 通道。此协议提供高带宽、低开销帧、低 I/O 数，并支持通道数量和速度的高可扩展性。该 IP 可轻松重构，支持广泛的数据速率，采用 E-Tile 收发器和 F-Tile 收发器的以太网 PCS 模式和面向 Agilex™ 5 器件的最新 GTS 收发器。

此 IP 支持两种传输模式：

基础模式—这是一种纯流模式，其中数据的发送无需增加带宽的开始数据包、空循环和结束数据包。IP 将第一个有效数据作为突发的开始。
全模式—这是数据传输的数据包模式。在数据包的开始和结束将突发和同步周期作为分隔符发送。

特性

功能	说明
数据传输	最高支持每通道 116 Gbps，且单个链路中有最多 4 条面向 FHT 的 PAM4 通道最高支持每通道 58 Gbps，且单个链路中有最多 4 条面向 FHT 的 NRZ 通道。最高支持每通道 58 Gbps，且单个链路中有最多 12 条面向 FGT 的 PAM4 通道。最高支持每通道 28 Gbps，且单个链路中有最多 16 条面向 FGT 的 NRZ 通道。支持连续流（基本）或数据包（完整）模式。支持低日常帧数据包。支持对每种大小的突发流量进行字节粒度的传输。支持用户发起或自动通道校准。支持可编程校准周期。
PCS	使用硬 IP 逻辑与英特尔® Agilex™ 7 和英特尔® Stratix® 10 器件 E-tile 收发器无缝对接，从而降低软逻辑资源。支持 100GBASE-KP4 规范的 PAM4 调制方式。在此调制方式中，始终启用 RS-FEC。具有 KR-FEC 检错和纠错功能（可选），支持 NRZ 调制模式。支持 64b/66b 编解码。
错误检测与处理	支持 Cyckic 冗余校验 (CRC) 传输错误校验 (TX) 和收发 (RX) 的数据路径。支持 RX 链路错误校验。支持 RX PCS 错误检测。
接口	仅支持具有独立链路的全双工数据包传输。使用点对点互连连接多个低传输延迟的 FPGA。支持用户定义的命令。

查看全部显示较少

IP 状态

IP	订购代码	订购状态
Serial Lite IV 英特尔® FPGA IP	IP-SLITE4	生产
F-Tile Serial Lite IV 英特尔 FPGA IP	IP-SLITE4F	生产
GTS Serial Lite IV 英特尔 FPGA IP	IP-SLITE4F	初步

查看全部显示较少

选择您的语言

使用 Intel.com 搜索

快速链接

最近搜索

高级搜索

仅搜索

Serial Lite IV 英特尔® FPGA IP 内核